华南农业大学珠江学院-人工智能学院

学生作品

学生作品

基于FPGA(Verilog)的全自动洗衣机设计

时间： 2018-05-18
作者：

基于FPGA(Verilog)的全自动洗衣机设计

陈仲秋

指导老师：李金灿老师

作品简介：本设计使用可编程门阵列（FPGA）作为控制核心设计的全自动洗衣机，其控制器电路主要由五大模块组成，分别为按键消抖模块，时钟分频模块，定时器模块，时序中心控制模块，数码管显示译码模块。FPGA接收键盘的控制命令，控制洗衣机的正转、反转、停机和定时时间为0报警的工作状态、控制并显示工作状态以及显示定时时间。对FPGA芯片的编程采用模块化的Verilog HDL (硬件描述语言)进行设计，顶层实现整个芯片的功能。顶层使用原理图实现，底层由Verilog HDL语句实现。在设计和最后的开发板仿真中，结果表明该系统实现了控制逻辑功能，具有洗涤、定时、数码显示等功能，可很好的替代传统的机械式控制系统，在洗衣机的控制方面具有很高的实用价值。

作品图片：

学生作品

基于FPGA(Verilog)的全自动洗衣机设计

联系方式